PATENT ABSTRACTS OF JAPAN

(11) Publication number:

02-061618

(43) Date of publication of application: 01.03.1990

(51)Int.CI.

1/1343 G02F

G02F 1/136 G09F 9/30

(21)Application number: 63-212461

(71)Applicant: HITACHI LTD

(22) Date of filing:

29.08.1988


(72)Inventor: TANIGUCHI HIDEAKI

SHIROHASHI KAZUO ORITSUKI RYOJI

(54) FORMATION OF LIQUID CRYSTAL DISPLAY DEVICE

(57)Abstract:

PURPOSE: To prevent an electrostatic breakdown during a process where plural external terminals are formed and to inspect electric characteristics by electrically connecting between the external terminals by a semiconductor layer in or after the same manufacturing process as the forming process. CONSTITUTION: When the liquid crystal display device where the external terminals GP and DP applied with a scanning signal and a video signal are arrayed on the surface of a transparent glass substrate SUB1 at the periphery of its liquid crystal display part is formed, the external terminals GP and DP are connected electrically by the semiconductor layer do in or after the same manufacturing process as the process wherein the plural external terminals GP and DP are formed. Namely, the resistance value is reduced during the formation of the device by being irradiated with light to short-circuit the external terminals GP and DP. Further, while the characteristic inspection is carried out, the resistance



value of the semiconductor layer do is increased without being irradiated with the light to separate the external terminals GP and DP apparently and electrically. Consequently, the electrostatic breakdown in the forming process of the device can be prevented and the electric characteristics can be inspected.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

① 特許出願公開

母 公 開 特 許 公 報(A) 平2-61618

®Int. Cl.⁵		識別記号	庁内整理番号	個公開	平成2年(199	00)3月1日
G 02 F	1/1343 1/136	500	7370—2H 7370—2H			
G 09 F	9/30	3 4 7	8838-5C			
			審査請求	未請求	請求項の数 4	(全7頁)

の発明の名称 液晶表示装置の形成方法

②特 願 昭63-212461

20出 顧昭63(1988)8月29日

明 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場 ⑦発 明 者 谷 秀 @発 明 雄 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場 老 和 @発 明 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地 勿出 原質 個代 理 弁理士 小川 勝男 外1名

明和春

- 2. 特許請求の範囲
 - 1. 透明ガラス基板の被晶表示部の外周囲の表面 に走安信号、映層信号の夫々が印加される複数 の外部端子が配列された被晶表示装置の形成方 法において、前記複数の外部端子を形成する工 程と同一製造工程で又はその工程の後に、前記 外部端子間を半導体層で電気的に接続したこと を特徴とする液晶表示装置の形成方法。
 - 2. 前記各外部端子間は、前記半導体層及びそれ に直列に接続された前記外部編子とエッチング 遊択性を有する金属層とで接続されていること を特徴とする特許請求の範囲第1項に記載の被 品表示装置の形成方法。
 - 3. 前記各外部編子間を接続する半導体層は、液 品表示部の薄膜トランジスタで使用される半導 体層と周一製造工程で形成されていることを特 徴とする特許請求の範囲第1項又は第2項に記

戦の液晶表示装置の形成方法。

- 4、 前記各外部輸子間を接続する半導体層及び金属層は、前記各外部端子が形成される領域内において配置されていることを特徴とする特許請求の範囲第2項に記載の液晶表示装置の形成方法。
- 3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は、液晶表示装置、特に、アクティブ・マトリックス方式で構成される液晶表示装置に適用して有効な技術に関するものである。

〔従来の技術〕

アクティブ・マトリックス方式の液晶表示等にはマトリックス状に複数の面滑を配置している。各面滑は水平方向に延在する複数の走空信号線(ゲート信号線)とそれと交差するを変更である。位近在する複数の映像信号線(配置された領域内に配置されている。位記走空信号の一幅部には走空信号が、映像信号線の一端部には映像

信号が印加される外部第子が夫々接続されている。 各外部編子は液晶表示部の外周に配列されている。 前記各画素は薄膜トランジスタ(TFT)と透明音 素電極との直列回路で構成されている。

[発明が解決しようとする課題]

しかしながら、前述の液晶表示装置は、形成工

上することが可能な技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明組書の記述及び添付図面によって明らかになるであろう。

(課題を解決するための手段)

本願において語示される発明のうち、代表的な ものの概要を簡単に説明すれば、下記のとおりで ある。

- (1) 液晶表示装置の形成方法において、複数の 外部端子を形成する工程と同一製造工程で又はそ の工程の後に、前記外部端子間を半導体層で電気 的に接続する。
- (2) 前記各外部端子間は前記半導体層及びそれ に直列に接続された前記外部編子とエッチング選 択性を有する金属層とで接続する。
- (3) 前記各外部幾子間を接続する半導体層は被 最表示部の確腐トランジスタで使用される半導体 層と同一製造工程で形成する。また、確認金属層 は信号配線と同一製造工程で形成する。
- (4) 前記各外部端子間を接続する半導体周及び

程中において、各外部端子間が短絡されているので、走査信号線間、映像信号線回或は走査信号線 と映像信号線との間の短絡状態、薄膜トランジスタの特性等、電気的特性検査を行うことができないという問題点があった。

また、前記各外部協子間の短絡は外部協子が配置された領域と別のさらに外部編子よりも外周の領域に形成された金属層で行っているので、各外部場子間の短絡に要する面積が大きく液晶表示部 (有効画像形成領域) の面積が低下するという問題点があった。

本雅明の目的は、被品表示装置において、形成 工程中の静電気破壊を防止すると共に、形成工程 中に電気的特性検査を行うことが可能な技術を提 供することにある。

本発明の他の目的は、前記被品表示装置において、前記目的を達成するための形成工程数を低波 することが可能な技術を提供することにある。

本発明の他の目的は、前記被品表示装置におい て、液晶表示部(有効画像形成領域)の面積を向

金属層は前記外部端子が形成される領域内において配置する。

(作用)

上述した手段(1)によれば、被品表示装置の 形成中に、光を照射して前記半速体層の抵抗値を 低減し、各外部端子間を短絡することができるの で、修鎖気破壊を防止することができると共に、 被品表示装置の電気的特性検査中に、光を照射し ないで半導体層の抵抗額を増大し、各外部端子間 を見かけ上電気的に分離することができる。 前記電気的特性を検査することができる。

前記手段 (2) によれば、前記各外部備子間を 接続する金属層を選択的にエッチングすることが できるので、各外部備子間の短格の解除を簡単に 行うことができる。

前記手段(3)によれば、前記各外部端子間を 短絡するための半導体層を形成する工程に相当す る分、形成工程数を低減することができる。また、 前記金属層を形成する工程に相当する分、形成工 程数を低減することができる。 前記手段(4)によれば、前記各外部鎮子間を 短輪するための面積に相当する分、液晶設示部の 面積を縮小することができる。

以下、本発明の構成について、アクティブ・マトリックス方式を採用する被晶表示装置に本発明を適用した一実施例とともに説明する。

なお、実施例を説明するための全図において、 阿一機能を有するものは同一符号を付け、その軸 り返しの説明は省略する。

〔実 施 例〕

本発明の一実施例である被品表示装置の被品表示部及び外部場子領域を第1図(要部平面図)で示す。そして、第1図のI-I切断線、II-II切断線及びII-II切断線で切った断面を第2図で示す。

第1因及び第2回に示すように、液晶表示装置は、1・1 [mm]程度の厚さを有する下部透明ガラス基板SUB1の内側(液晶側)の表面上に溶膜トランジスタTFTを有している。薄膜トランジスタTPTは、主に、ゲート電極GT、ゲート絶縁膜として使用される絶縁膜GI、チャネル形成領

域として使用される i 型半導体層AS、ソース電 径(又はドレイン電極) S D 1、ドレイン電極(又 はソース電極) S D 2 で構成されている。

前記ゲート電極GTは、例えばスパッタ法で堆 税したCr麒glを用い、約1000[A]程度の 腹厚で形成されている。ゲート電板GTは、走査 信号線(ゲート信号線又は水平信号線)G L と同一 製造工程(同一導電層)で形成され、走査循号線 G しに一体化されている。 走査信号線GLは前配C r 膜 g 1 上に I T O 膜 g 2 を積層した複合膜で形 成されている。ITO膜g2は、スパッタ法で堆 積し、約1000[A]程度の膜厚で形成する。こ のITO膜 g 2 は、主に走査信号線GLの抵抗値 を低減し、走査信号の伝達速度を速くするように 構成されている。前記ゲート電極 G T は走査信号 縁GLのうちの下層のCェ膜g1と一体に構成さ れている。走盗信号線GLは、第1図に示すよう に水平方向に延在しており、垂直方向に複数本配 配されている。

前記走査信号線GLの少なくとも一端部は液晶

表示装置の液晶表示部の外周部分において外部場子GPに接続されている。この外部端子GPに接続されている。かの外部端子GPに接続されているように構成されている。外部端子GPは第1回において下部透明がされている。外部端子GPは走査信号線GLと一体に構成されている。すなわち、外部端子GPはCr膜 g1上にITO膜g2を被磨した複数で作成されている。ITO膜g2に、Cr膜g1を被関するように構成されている。

前記絶縁膜GIは、前記外部端子GPを除き、ゲート電極GT及び走査信号線GLの上層に形成されている。絶縁膜GIは、例えばプラズマCVD法で堆積させた童化珪素膜を用い、約3000[人]程度の膜厚で形成されている。

i型半導体層ASはゲート絶縁膜GIの上層に 島形状で構成されている。i型半導体層ASは、 CVD法で堆積させた非晶質珪素膜又は多結晶珪 素膜で形成し、約2500[人]程度の膜厚で形成 されている。 i 型半導体層ASは主に弾膜トラン ジスタTFTのチャネル形成領域として使用され ている。

ソース微模SD1、ドレイン電極SD2の失々は
は i 型半導体層AS上に夫々離隔して設けられて
いる。ソース電便SD1とドレイン電極SD2と
は i 回路のパイアス低性が変ると動作上ソースとド
レインが入れ替わる。つまり、篠驤トランジスタ
TFTは絶縁ゲート型電界効果トランジスタ FE
Tと阿様に双方向性で構成されている。

ソース無極SD1、ドレイン電極SD2の失々は、同一製造工程で形成されており、何えば主型半導体層ASに接触する下層側から、「型半導体層 d0、Cr膜d1、ITO膜d2、Alg膜d3を順次積層した複合膜で構成されている。「型半導体層 d0は、非晶質珪滑膜又は多結晶珪滑膜で形成され、約500[A]程度の膜厚で形成とCr膜d1との接触抵抗値を低減するように構成されて地の表質に対して、原d1との接触抵抗値を低減するように構成されて地

接し、約600[太]程度の課序で形成する。前記ITO映 d 2 は、例えばスパッタ法で埋積し、約1200[A]程度の課序で形成する。このITO映 d 2 は主に透明電極ITO1を形成するようになっている。前記A & 膜 d 3 は、例えばスパッタ法で堆積し、約3500 [A] 程度の限序で形成する。A & 膜 d 3 は、主に映像信号線 D L の抵抗値を低減し、映像信号の伝達速度を速くするように構成されている。

前記映像信号線DLは、ソース電極SD1及びドレイン電極SD2と同様に、 n型半導体層 d O、Cr膜 d 1、ITO膜 d 2、A a 源 d 3 の夫々を 駅次積層した複合膜で形成されている。映像信号線 DLは、第1 図に示すように走査信号線 GLと 交差する重直方向に延在し、水平方向に複数本配置されている。

前記ソース電極 S D 1 には、 画素毎に設けられた透明電極 (透明画楽配極) I T O 1 が接続されている。透明電便 I T O 1 は液晶表示部の画素電便の一方を構成する。透明電便 I T O 1 は格縁膜 G

護膜PSV1は、例えばプラズマCVD法で堆積 した酸化珪素膜や窒化珪素膜で形成され、約10 000[人]程度の膜厚で形成されている。

等限トランジスタTPT上の保護膜PSV1の上部には、外部光がチャネル形成領域として使用される i 型半導体層ASに入射されないように、遮光膜LSが設けられている。遮光膜LSは、光に対する遮光性が高くしかも導電性を有するように例えばA8膜(或はAa-Si、Aa-Cu)、C r 膜等で形成されており、スパッタ法で堆積し1000~4000[人] 程度の膜原で形成されている。

被品LCは、下部透明ガラス基板SUB1と上部透明ガラス基板SUB2との間に形成された空間内に、被品分子の向きを設定する下部配向膜ORI2に規定され、封入されている。

下部配向膜ORIlは下部透明ガラス基板SUBI側の保護膜PSVI 上部に形成される。

上部透明ガラス基板 S U B 2 の内側(液晶例)の

I上に設けられており、前記ITO膜 d 2 で形成されている。ドレイン電板 S D 2 は、映像信号線 D L と一体に構成されている。

前記映像信号線DLの少なくとも一端部は液晶表示部の外周部分において外部鏡子DPに接続されている。この外部場子DPに接続されている。この外部場子DPに接続されている。外の場子DPは第1の表面を水平方向に被数配列さればる。外部場子DPは映像信号線DLと一体で表現したでで構成されている。1TO膜は2はCr膜は1を被置するように構成されている。

前記様膜トランジスタTFT及び透明電極ITO1上には保護膜PSV1が設けられている。保 課膜PSV1は、主に薄膜トランジスタTFTを 混気等から保護するために形成されており、透明 性が高くしかも耐湿性の良いものを使用する。保

表面には、カラーフィルタFIL、保護膜PSV 2. 共通透明電極(共通透明画楽電極)ITO2及 び前記上部配向膜ORI2が順次發層して設けられている。

前記共通透明電極ITO2は、下部透明ガラス 接板SUBI側に画素毎に設けられた透明電極I TO1に対向し、隣接する他の共通透明電極IT O2と一体に構成されている。

カラーフィルタドI Lは、アクリル樹脂等の樹脂材料で形成される染色基材を各面楽毎に染料で染め分けることにより形成されている。 染料の染め分けは、フォトリソグラフィ技術を用いて行っている。

保證膜PSV2は、前記カラーフィルタFILを異なる色に染め分けた染料が被品LCに漏れることを助止するために設けられている。保護膜PSV2は、例えば、アクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。

この被品表示装置は、下部透明ガラス基板SU B1側、上部透明ガラス基板SUB2側の夫々の 層を別々に形成し、その後、上下遺明ガラス基板 SUB1及びSUB2を重ね合せ、両者間に被暴 LCを封入することによって組み立てられる。

下部透明ガラス基板SUB1、上部透明ガラス 基板SUB2の夫々の外側の表面には偏光板PO Lが形成されている。

が風射されるとフォトコン作用によって抵抗値が 低減され、各外部増子P間を短絡用配線SMと共 に組絡させることができる。つまり、被品投示数 置の形成工程中、特に静電気が発生しやすいプラ ズマCVD法による絶縁膜の堆積工程、ラピング 処理工程、搬送工程等においては照絡用配線SM に借時光を照射し、各外部稿子P間を短絡するこ とによって、走査信号線GLー映像信号級DL間、 ソース電極SD1又はドレイン電極SD2ーゲー トは極GT間等の絶象が静電気で破壊される静電 気破壊を防止することができる。一方、前記短幕 用配線SSの↑型半導体層d0は、光が照射され ないと、抵抗値が増大し、各外部端子P間を実費 的に絶縁分離することができる。 短格用配線 S S は例えば約10 [M Q] 程度に抵抗値を増大させ ることができる。つまり、被晶裁示装置の形成工 程中や形成工程の終了段に行われる電気的特性検 査中に光を照射しないで、各外部端子P間を見か け上は気的に分離することができるので、短絡用 配線SSが存在していても前記程気的特性を検査

前記短絡用配線SSであるn型半導体層dOは、 確護トランジスタTPTのソース電極SD1、ド レイン電径SD2の夫々の形成するゴ型半導体層 dOと同一製造工程で形成されている。したがっ て、前述のように短絡用配線SSは、ソース電極 SD1、ドレイン電艦SD2の央々を形成するエ 程の内の一部の工程と同一製造工程で形成されて いる。前紀短絡用配線SMであるAA膜43は、 **薄膜トランジスタTFTのソース電極SD1、ド** レイン電極SD2、映像信号線DLの夫々を形成 するA!膜d3と同一製造工程で形成されている。 したがって、前述のように短絡用配線SMは、ソ - ス電種SD1、ドレイン電機SD2、映像信号 線DLの夫々を形成する工程の内の一部の工程と 同一製造工程で形成されている。短絡用配線SM であるAL膜d3は、例えばリン酸、硝酸及び酢 酸の混合液でエッチングすることができ、各外部 端子PのCr膜g1、d1、ITO膜g2及びd 2に対したエッチングに選択性を有している。

前記短絡用配線SSの『型半導体層d0は、光

することができる。電気的特性検査としては走査信号線GL間、映像信号線DL間あるいは走査信号線GLと映像信号線DLとの間の短絡状態の検査、薄膜トランジスタTFTの電気的特性検査等である。

また、前記各外部鏡子P間を接続する短約用配線SS又は及び短絡用配線SMは液晶設示部の薄膜トランジスタTFTで使用されるn・型半導体層

d O 又は及びA A E 関 d 3 と同一製造工程で形成したので、前記各外部第子P 間を短続するための短 終用配線SS又は及び短絡用配線SMを形成する 工程に相当する分、形成工程数を低減することが できる。

また、前記各外部稿子P間を接続する短絡用配線 S S 又は及び短絡用配線 S M は前記各外部端子P が形成される領域内において形成したので、前記各外部端子P間を短絡するための面積に相当する分、液晶表示部を面積を縮小することができる。

なお、液晶表示装置の形成工程の最終限においては、前記各外部端子P間の短線を解除している。この短絡の解除は、短絡用配線の別域ののは、短線は、短線のでは、対象のでは、対象ので、のできるので、例えば、数のにエッチングすることができるので、例えば、数のにエッチングすることができるので、例えば、数ので、変しません。

することができるとともに、電気的特性検査を行 うことができる。

また、前記被品表示装置の被品表示部の有効面 積を向上することができる。

4. 図面の簡単な説明

第2図は、前記第1図の1~1切断線、Ⅱ~Ⅱ 切断線及びⅢ~Ⅲ切断線で切った断面図である。

図中、SUB…透明ガラス基板、GL…走査信号線、gl,dl…Cr膜、g2,d2…ITO膜、d0…n型半導体層、d3…Ag膜、DL…映像信号線、GI…絶縁膜、GT…ゲート電極、AS…i型半導体層、SD1…ソース電極、SD2…ドレイン電極、PSV…保護膜、LS…遮光膜、LC…液晶、TFT…非膜トランジスタ、GP,DP…外部端子、SM,SS…短格用配線である。

代選人 弁理士 小川路

フォトリソグラフィ技術を使用することなく、各 外部端子 P 間の短絡の解除を簡単に行うことがで きる。

以上、本発明者によってなされた発明を、前記 実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要替を造脱しない範囲において種々変更可能であることは勿論である。

例えば、本発明は競記短絡用配線SSをi型半 導体層ASと同一製造工程で形成することができる。


また、本発明は前記短絡用配線SMを選光膜し Sと同一製造工程で形成することができる。

また、本発明は前記短絡用記線SSを、外部場子GP及びDPの失々の形成後に形成してもよい。 (発明の効果)


本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

被品表示装置の形成工程中の静電気破壊を防止

第 1 図



第2図



【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第6部門第2区分 【発行日】平成8年(1996)11月1日

【公開番号】特開平2-61618

【公開日】平成2年(1990)3月1日

【年通号数】公開特許公報2-617

【出願番号】特願昭63-212461

【国際特許分類第6版】

G02F 1/1343

1/136 500

G09F 9/30 347

[FI]

G02F 1/1343 9224-2K

1/136 500 9119-2K

G09F 9/30 347 7426-5H

爭続補 正書(自発)

平成 7年 8 月 2 3 日

特許庁長官 政

事件の表示

昭和 83 年 特 新 編 第 2 1 2 4 6 1 号

発明の名称

被基表示装置の製造方法

静正をする者

事件との関係 特許出原人 名 赤 (\$10) 株式会社日立製作所

人態力

日 所 〒100 東京都千代田区丸の内一丁目5番1号 株式会社 日 立 観 作 所 内

電 話 東京 3212-1111(大代表) 氏 名 (6850) 弁理士 小 川 勝 男人

待正により増加する請求項の数 4

権 正 の 対 念 明知者の発明の名称の機、特許請求の循因の機及び 発明の詳細な説明の機

補正の内容

- 1、発明の名称を「数晶表示装置の製造方法」と補正する。
- 2. 特許辞求の範囲を別紙の通り請正する。
- 5、明朝青第8両第18行と第19行の同に「定主信号額、映像信号額を短縮し 幹電気破線を防止する允行技術は体にも、仲間間52-219551号、仲間昭51-7915 9号、仲間昭59-208877号、仲間昭59-143168号、仲間昭82-280891号、仲間昭61 -12268号、及び仲間昭50-86987号公報がある。

しかし、いずれの先行技術にも(1) 必要信号館あるいは映像信号機関を、 光導電性を有するや導体層よりなる。機器用配額により電気的に決定し、飲品 表示整備の電気的特性検査工程では、上配短器用配額を遮光することにより、 上配短器用配額の抵抗値を増大して、上配各点至信号額あるいは各映像信号額 関を電気的に分割する点及び(2) 定支信号線あるいは映像信号線の名外部場 予興を、上配外部場子とエッチング遊択性のある金具よりなる、無格用配線に より電気的に領援し、上記短器用配線は数晶表示装置形成工程の後に選択的に エッチングすることにより、各意室信号線あるいは各映像信号線関を電気的に 分離する点の特徴は記載はない。」の記載を達加する。

ei E

劉莱

特許請求の数員

1. 施設性基板上に、存款の定案 号線及び映像信号線を行及び列方向にそれぞれ配置するとともに、上記各定室信号線及び各映像信号線の交差部分に対応して、限品表示数子の脳脊電体と存譲トランジスタよりなる、顕素をマトリックス状に非成してなる高級を用いる線晶表示效量の製造方法であって、

上記令 本主信号能あるいは各映像信号部間を、光導電性を有する半導体層よりなる、振希用記載により電気的に披掘し、

上記度部用配筒は上記数晶被示数管形成工部中に、光照射により上記無線所 記載の鑑賞を展下させるために、進先性の譲から参出させ、

上記標品要示算数の電気的特性検査工程では、上記価格用記算を選光することにより、上記機格用記算の認致値を増大して、上記名北京領号等あるいは争 映象信号機関を電気的に分離することを特徴とする股易型が襲撃の製造方法。

- 2. 上記放品会派義宣形成工程はプラズマCVD性による防御額準根工格、ラビング処理工権、接送工法の内少なくとも1つを含むことを特徴とする特許的水の額囲第1項記載の着品表示装置の製造が扱。
- 点、上記算講トランクスタはゲート電価、ゲート総器機、1型半等体層、ソース電極及びドレイン電極で構成され、上記:翌年等体層と上記ソース電極及びドレイン電極側には装款器技能を保護するためのn*型半導体刷が設けられ、上記型排用配準は上記n*型半導体刷と同時形成されることを特徴とする特許論本の電影第1項記載の設备表示装置の製造方法。
- 4. 上記得譲トランジスタはゲート電極、ゲート総接票、1型半導体層、ソース 電極及びドレイン電磁で構成され、上記無線用配線は上記1型半導体層と同時 形成されることを特徴とする特許需求の視回第1項記載の接換表示装置の製造 方法。
- 5. 始級性基板上に、複数の支送信号額及び映像信号額を行及び列方向にそれぞれ配便するとともに、上記を支送信号額及び告映象信号額の交差部分に対応して、数益表示索子の資素電価と障碍トランジスクよりなる、関係をマトリックスがに形成してなり、上記を支送信号額あるいは今後報告等能に電気的に装載

される外部場子を有する前1の基板と、放集1の基板に対向し共通電極を有する第2の基板とよりなる数晶性が装置の製造方法であって、

上記走宣信号語あるいは映像信号部の各外句略子因を、上記外部帽子とエッチング指択性のある全異よりなる、恒路所記録により電気的に接続し、

上記録兼用配録は上記板品表示議報形成工程の他に、上記外部増予を改して、 選択的にエッチングすることにより、上記を走支信号能あるいは各級条信号能 消を電気的に分離することを特徴とする数品表示拡張の製造方法。

- 6、上記被鼻表示執管形成工報はプラズマCVD性による絶縁翼域領工程、ラビング処理工程、機造工程の内少なくとも1つを含むことを特徴とする特計請求の執密第5項記載の被毒表示裝置の製造方法。
- 2. 上記録券用記載は上記外部峰子が形成する側案内に設けることを特徴とする 特許倫皮の施賀第5項記載の放品支示整理の郵流方法。
- 2. 上記幕譲トランジスタはゲート電極、ゲート熱機要、1型半導体階、ソース 電価及びドレイン電極で構成され、上記外部維予は上記面前電極と同時形成され、上記無熱用能轉は上記ソース電価及びドレイン電極と同時形成されること を仲散とする特許前求の範囲第5項記載の指表表示整理の最適方性。